Oberfläche

Das Amtsblatt der Europäischen Union hat in seiner Ausgabe vom 13.02.2003 offiziell die neuen Verordnungen über Elektro- und Elektronik-Altgeräte (WEEE*) und die Beschränkung der Verwendung gefährlicher Stoffe in Elektro- und Elektronikgeräten (RoHS*) bekanntgegeben.

* WEEE = Waste from Electrical and Electronical Equipment
* RoHS = Reduction of Hazardous Substances

Daraus ergeben sich Stoffverbote für:

Schwermetalle:
- Blei (Pb)
- Quecksilber (Hg)
- Cadmium (Cd)
- 6-wertiges Chrom (Cr VI)

Flammhemmer:
- Polybromiertes Biphenyl (PBB)
- Polybromiertes Diphenylether (PBDE)

bei Elektro- und Elektronikgeräten, die ab dem 01.06.2006 neu in Verkehr gebracht werden.

Das bedeutet für die Elektronik-Branche, dass rechtzeitig alle Elektronik-Produkte mit bleifreier Verbindungstechnik hergestellt werden, in gewohnter oder besserer Qualität und Zuverlässigkeit, zu (möglichst!) nicht höheren Kosten.
Ebenso müssen Isolierstoffe, hierunter fallen insbesondere die Basismaterialien für Leiterplatten, frei von PBB und PBDE sein.
Die RoHS hat erhebliche Konsequenzen für die Lötprozesse, die Bauelemente, das Lötequipment und die Leiterplatten. Die RoHS lässt bestimmte, technisch begründete Ausnahmen von dem Bleiverbot zu, z.B. bei medizinischen Strahlenschutz, bleihaltige Lote in Geräten der Medizintechnik und in Überwachungs- und Kontrollinstrumenten.

Die Kontakte der Leiterplatte müssen mit einem Oberflächenfinish beschichtet werden. Die Beschichtung dient zur Unterstützung der verschiedenen Löt- und Kontaktprozesse, aber auch zum Schutz freiliegenden Kupfers vor Oxydation. Es gibt kein gutes oder weniger gutes Oberflächenfinish. Die Wahl der richtigen Oberfläche ist in erster Linie abhängig von den technischen Anforderungen (z.B. Bonden), dem Design (Pitchabstand) und dem Einsatzbereich (z.B. Temperaturwechsel).

Oberfläche

Typische Dicke

Anwendung

Chem. Ni/Au

0.05 - 0.07 µm Au, 4 - 7 µm Ni

Löten, Bonden, Finepitch

Chem. Sn

0.8 - 1.0 µm Sn*

Löten, Finepitch

HAL (bleifrei)

1 - 8 µm Sn

Löten, Mehrfachlöten

HAL (verbleit)

1 - 8 µm Pb/Sn

Löten, Mehrfachlöten

Pb/Sn umschmolzen

8 µm Pb/Sn

Löten, Mehrfachlöten

Galv. Ni/Au

1.5 µm Au, 3 - 6 µm Ni

Goldstecker, Schaltkontakte

Galv. Ni

3 - 6 µm Ni

Gehäuse-Kontaktierung

Chem. Ni/Pd/Au

Ch Ni 4-8 µm
Ch PD 0,1-0,3 µm
Ch Au 0,02-0,08 µm

Draht-Bonden

Chem. Ag

0,15-0,45 µm

Löten, Feinpitch


Anwendungen auf Innenlagen (Buried Vias):
- geschlossene, metallisierte Buried Vias dienen als Landefläche
- höhere Packungsdichte
- geringe Einsenkung

Nachteile:
- höhere Kupferschichtdicken
- nicht uneingeschränkt einsetzbar für lasergebohrte Microvias
- höherer Fertigungsaufwand

Buried Via

Anwendungen auf Aussenlage (Via in Pad):
- geschlossene, metallisierte Blind Vias dienen als Lötfläche
- plane Via Oberflächen, keine Verschleppungen oder Lufteinschlüsse
- höhere Packungsdichte
- geringe Einsenkung

Nachteile:
- höhere Kupferschichtdicken
- höherer Fertigungsaufwand
- nicht für Feinleiterschaltungen geeignet (Unterätzung)

Via